PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-122596

(43)Date of publication of application: 28.04.2000

(51)Int.CI.

G02F 1/133

G09G 3/36

(21)Application number: 10-294245

(71)Applicant:

INTERNATL BUSINESS MACH CORP (IBM)

(22)Date of filing:

15.10.1998

(72)Inventor:

TAKENAKA ATSUSHI


IKEZAKI MITSURU

(54) DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent the occurrence of an unclear display image and to improve the quality of an animation by allowing a writing means to write in black color for other pixel line during an interval in which an image is at least written in one pixel line.

SOLUTION: An image, which is displayed to a user, is written into all pixels of one pixel line during one interval of one frame interval by gating both a black color signal portion 16 and an image signal portion 17 of a data signal. Then, during a next frame interval, only the portion 16 is gated prior to writing an image in one pixel line and black color for eliminating the persistence of vision is written into all pixels of the line. Thus, two kind gate/pulse DI has a wide width to gate both portions 16 and 17.



LEGAL STATUS

[Date of request for examination]

27.12.1999

[Date of sending the examiner's decision of rejection]

05.11.2002

[Kind of final disposal of application other than the examiner's

decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

2003-01133

[Date of requesting appeal against examiner's decision of

17.01.2003

rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-122596

(P2000-122596A)

(43)公開日 平成12年4月28日(2000.4.28)


(51) Int.CL ⁷		識別記号	P I 5-73-1°(\$		
G09G	3/20	6 2 2	G 0 9 G 3/20 6 2 2 P 2 H 0 9 3		
			622D 5C006		
		660	660V 5C080		
G02F	1/133	5 5 0	G 0 2 F 1/133 5 5 0		
	3/36		G 0 9 G 3/36		
	0,00		審査請求 有 請求項の数17 〇L (全 17)		
(21) 出願番号	 }	特離平10-294245 (71)出職人 390009531			
(D1) Hilliam . 1	•		インターナショナル・ビジネス・マシーン		
(22)出廣日		平成10年10月15日(1998, 10, 15)	ズ・コーポレイション		
			INTERNATIONAL BUSI		
			ESS MASCHINES CORP		
			RATION		
		•	アメリカ合衆国10504、ニューヨーク州		
			アーモンク (番地なし)		
			(72) 発明者 竹中 敦		
			神奈川県大和市下鶴間1623番地14 日本		
			イ・ピー・エム株式会社 大和事業所内		
			(74)代理人 100086243		
			弁理士 坂口 博 (外2名)		
			最終質に新		

(54) 【発明の名称】 表示装置

(57)【要約】

【課題】 本発明の目的は、LCDアレイを2つの半部分に分けることなくそして2つのデータ線駆動回路を必要とすることなく、先行フレーム期間の表示イメージの残像と現フレーム期間の表示イメージとの重なりに基づいて表示イメージが不鮮明になることを防止して動画の質を改善することができる表示装置を実現することである。

【解決手段】 本発明に従う表示装置は、複数の画素ラインを有する表示面と、複数の画素ラインのそれぞれにイメージを逐次的に書き込む書き込み手段とを有し、書き込み手段は、イメージを少なくとも1つの画素ラインに書き込む期間に、他の画素ラインに黒色を書き込むことを特徴とする。他の画素ラインは、少なくとも1つの画素ラインから予定の距離だけ離されていることを特徴とする。書き込み手段は、少なくとも1つの画素ラインから予定の距離だけ離されている複数の画素ラインに黒色を書き込むことを特徴とする。



【特許請求の範囲】

【請求項1】複数の画素ラインを有する表示面と、

上記複数の画素ラインのそれぞれにイメージを逐次的に 書き込む書き込み手段とを有し、

上記書き込み手段は、上記イメージを少なくとも 1 つの 画素ラインに書き込む期間に、他の画素ラインに黒色を 書き込むことを特徴とする表示装置。

【請求項2】上記他の画素ラインは、上記少なくとも1 つの画素ラインから予定の距離だけ離されているととを 特徴とする請求項1に記載の表示装置。

【請求項3】上記書き込み手段は、上記少なくとも1つの画素ラインから上記予定の距離だけ離されている複数の画素ラインに上記黒色を書き込むことを特徴とする請求項2に記載の表示装置。

【請求項4】1方向に沿って配列された複数のデータ線及び上記1つの方向に交差する他の方向に沿って配列された複数のゲート線を有し、そして上記複数のデータ線と上記複数のゲート線との交点のそれぞれに1つの画素が形成されている表示面と、

黒色信号部分及びイメーシ信号部分を含むデータ信号を 20 上記複数のデータ線のそれぞれに供給するデータ線駆動 回路と、

上記複数のゲート線のそれぞれにゲート・バルスを逐次 的に供給するゲート線駆動回路とを有し、

酸ゲート線駆動回路は、上記データ信号を書き込む書き 込み期間に、上記データ信号の上記黒色信号部分及び上 記イメージ信号部分の両方をゲートする広いゲート・パ ルスを少なくとも1つの1つのゲート線に供給すると共 に、上記データ信号の上記黒色信号部分をゲートする狭 いゲート・パルスを他のゲート線に供給することを特徴 30 とする表示装置。

【請求項5】上記他のゲート線は、上記少なくとも1つのゲート線から予定の距離だけ離されていることを特徴とする請求項4に記載の表示装置。

【請求項6】上記黒色信号部分は、上記データ信号の前部に含まれていることを特徴とする請求項5に記載の表示装置。

【請求項7】上記ゲート線駆動回路は、上記少なくとも 1つのゲート線から予定の距離だけ離されている複数の ゲート線に上記狭いゲート・バルスを供給することを特 40 徴とする請求項6に記載の表示装置。

【請求項8】1方向に沿って配列された複数のデータ線及び上記1つの方向に交差する他の方向に沿って配列された複数のゲート線を有し、そして上記複数のデータ線と上記複数のゲート線との交点のそれぞれに1つの画素が形成されている表示面と、

黒色信号部分及びイメージ信号部分を含むデータ信号を 上記複数のデータ線のそれぞれに供給するデータ線駆動 回路と、

上記複数のゲート線のそれぞれにゲート・パルスを逐次 50

的に供給するゲート線駆動回路とを有し、

該ゲート線駆動回路は、上記データ信号を書き込む書き 込み期間の間に、上記データ信号の上記イメージ信号部 分をゲートする第1ゲート・バルスを少なくとも1つの ゲート線に供給すると共に、上記データ信号の上記思位 信号部分をゲートする第2ゲート・バルスを他のゲート 線に供給することを特徴とする表示装置。

【請求項9】上記他のゲート線は、上記少なくとも1つのゲート線から予定の距離だけ離されていることを特徴とする請求項8に記載の表示装置。

【請求項10】上記黒色信号部分は、上記データ信号の 前部に含まれていることを特徴とする請求項9に記載の 表示装置。

【請求項11】上記イメージ信号部分は、上記データ信号の前部に含まれていることを特徴とする請求項9に記載の表示装置。

【請求項12】上記ゲート線駆動回路は、上記少なくとも1つのゲート線から予定の距離だけ離されている複数のゲート線に上記第2ゲート・パルスを供給することを特徴とする請求項10乂は請求項11に記載の表示装置。

【請求項13】1方向に沿って配列された複数のデータ 線及び上記1つの方向に交差する他の方向に沿って配列 されたY本のゲート線を有し、ここでYは1以上の整数 であり、そして上記複数のデータ線と上記複数のゲート 線との交点のそれぞれに1つの画素が形成されており、 そして上記Y本のゲート線のそれぞれに沿った複数の画 素は1つの画素ラインを形成する表示面と、

黒色信号部分及びイメージ信号部分を含むデータ信号を 上記複数のデータ線のそれぞれに供給するデータ線駆動 回路と、

上記Y本のゲート線のそれぞれにゲート・パルスを逐次的に供給するゲート線駆動回路とを有し、

該ゲート線駆動回路は、上記データ信号を書き込む書き 込み期間に、上記データ信号の上記黒色信号部分及び上 記イメージ信号部分の両方をゲートする広いゲート・バ ルスを少なくとも1つのゲート線に供給すると共に、上 記データ信号の上記黒色信号部分をゲートする狭いゲー ト・バルスを上記少なくとも1つのゲート線から離され た他のゲート線に供給し、上記ゲート線駆動回路は、期 間T、乃至T、を含むフレーム期間に上記Y本のゲート線 のそれぞれに上記広いゲート・パルスを逐次的に供給し (とこで、Nは1乃至Yである)、1つのフレーム期間 と次のフレーム期間とはブランキング期間により分けら れており、そして上記1つのフレーム期間のうちの最後 の期間T。に上記黒色が書き込まれた画素ラインに続く 少なくとも1つの画案ラインに、上記プランキング期間 に上記黒色信号部分が書き込まれることを特徴とする表 示装置。

【請求項14】各画素ラインに供給されるデータ信号の

極性はフレーム期間毎に反転され、上記ブランキング期間は偶数個の期間T。1乃至T。を含み(ここで、上記期間T。1乃至T。のそれぞれの長さは上記期間T。乃至T。のそれぞれの長さに等しい)、そして先行フレーム期間に供給されたデータ信号の極性と反対の極性を与えるように上記データ信号の極性が上記ブランキング期間に調整されることを特徴とする請求項13に記載の表示装置。

【請求項15】各画素ラインに供給されるデータ信号の 極性はフレーム期間毎に反転され、上記ブランキング期 10 間は奇数個の期間T。乃至T。。を含み(ここで、上記期間T。乃至T。のそれぞれの長さは上記期間T。乃至T。 のそれぞれの長さに等しい)、そして上記期間T。乃至 T。の数に等しい数の画素ラインに、上記ブランキング 期間の間に上記黒色信号部分が書き込まれることを特徴 とする請求項13に記載の表示装置。

【請求項16】上記黒色信号部分は、上記データ信号の 前部に含まれていることを特徴とする請求項14又は請 求項15に記載の表示装置。

【請求項17】上記ゲート線駆動回路は、上記少なくと 20 も1つのゲート線から予定の距離だけ離されている複数 のゲート線に上記狭いゲート・バルスを供給することを 特徴とする請求項18に記載の表示表置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、先行フレーム期間の表示イメージの残像と現フレーム期間の表示イメージとの重なりに基づいて表示イメージが不鮮明になることを防止して動画の質を改善することができる例えば液晶表示 (LCD) 装置、プラズマ表示装置、フィールド・エミッション表示装置等の高応答速度の表示装置に関する。

[0002]

【従来の技術】従来周知のベンド・モードLCD装置の ような高応答速度のLCD装置が、動画の画質を改善す るために使用され始めている。動画においては表示イメ ージが高速度で変化される。図1(A)及び(B)を参 照して高応答速度のLCD装置の問題点について説明す ると、図1(A)は、LCDアレイ1、データ線駆動回 路2及びゲート線駆動回路3を含む従来のLCD装置の 40 概略的な構成を示す。例えば、LCDアレイ1はVGA (ビデオ・グラフィック・アレイ) 方式の640×48 0画素を有する。との場合、データ線駆動回路2は1画 **素ラインの640個の画素にそれぞれ接続されている6** 40本のデータ線にイメージ・データを供給し、そして ゲート線駆動回路3は480本のゲート線にゲート・パ ルスを逐次的に供給する。更に具体的にいうと、ゲート 線G1に沿う第1の画索ラインにデータが書き込まれる 時には、第1画素ラインの640個の画素に対するイメ ージ・データがデータ線駆動回路2からデータ線に供給 50

され、そしてゲート線駆動回路3はゲート線G1ヘゲ… ト・パルスを供給する。このゲート・パルスは、第1画 素ラインの各画素の薄膜トランジスタをターン・オン し、その結果とのイメージ・データは、との分野で周知 なように、画素電極、液晶層及び共通電極により形成さ れる各画素のキャパシタに記憶される。ゲート線G2に 沿う第2の画素ラインにデータが書き込まれる時には、 第2画素ラインの640個の画素に対するイメージ・デ ータがデータ線駆動同路2からデータ線に供給され、そ してゲート線駆動回路3はゲート線G2ヘゲート・バル スを供給し、そして以下、この動作が繰り返される。 【0003】図1(B)は、480本のゲート線へゲー ト・パルスを逐次的に供給するためのタイミング図を示 す。図1(B)に示すように、1つのフレーム期間に、 ゲート・パルスが480本のゲート線に逐次的に供給さ れ、その結果との1つのフレーム期間の間にイメージ・ データが画素ラインに逐次的に書き込まれる。隣接する 2つのフレーム期間相互間にブランキング期間が設けら れている。ゲート・パルスは期間TAで表される幅を有 し、そしてとの期間は(フレーム期間の長さ)/(ゲー ト線の数) で表される。期間TAは、各画素のキャパシ タンスにイメージ・データを十分に書き込むように各画 素の薄膜トランジスタをターン・オンするように設計さ れている。

[0004]

【発明が解決しようとする課題】との方式の問題点は、動画を表示するために表示イメージがフレーム期間毎に変更される時に、1つのフレーム期間の表示イメージが残像として人間の目に残り、そして次のフレーム期間の表示イメージと重なることであり、その結果表示イメージの質が低下する。

【0005】図2は、図1の方式で生じた残像の問題を 解決するための従来の方式のタイミング図である。1つ のフレーム期間は、1/2フレーム期間A及び1/2フ レーム期間Bに分けられている。第1番目の1/2フレ ーム期間Aの間、480本のゲート線が逐次的に付勢さ れてイメージ・データをLCDアレイの全ての画素ライ ンに書き込み、そして第2番目の1/2フレーム期間B の間に、480本のゲート線が逐次的に付勢されて黒色 データをLCDアレイの全ての画素ラインに書き込む。 との動作は図1 (A) に示したLCD装置の制御方式を 修正することにより行われる。第2番目の1/2フレー ム期間Bの書き込み動作について説明すると、ゲート線 G1に沿う第1の画素ラインに黒色データが書き込まれ る時には、第1画素ラインの640個の画素に対する黒 色データがデータ線駆動回路2に記憶され、そしてケー ト線駆動回路3はゲート線G1ヘゲート・パルスを供給 する。とのゲート・パルスは、第1画素ラインの各画素 の薄膜トランジスタをターン・オンし、その結果との無 色データは各画素のキャパシタに記憶される。ゲート線 G2に沿う第2の画素ラインに黒色データが書き込まれ る時には、第2画素ラインの640個の画素に対するイ メージ・データがデータ線駆動回路2に記憶され、そし てゲート線駆動回路3はゲート線G2ヘゲート・パルス を供給し、そしてこの動作が繰り返される。このように して、人間の目は第2番目の1/2フレーム期間Bの間 に黒色イメージを認識し、そして第1番目のフレーム期 間Aに表示されたイメージの残像は1/2フレーム期間 Bの間に、人間の目から消去され、次のフレーム期間の イメージと重ならない。この方式は残像の問題を解決す 10 るが、との方式では、図1(B)に比べて1フレーム期 間に2倍の数のゲート・パルスが必要となるためにゲー ト・パルスの幅がTA/2に減少され、これによりイメ ージ・データは画素のキャパシタンスに十分に書き込ま れず、従って十分な階調の制御ができないという新たな 問題点を生じる。

【0006】図3は、図2の方式の問題点を解決する従 米のLCD装置を示す。LCDアレイは、ゲート線G1 乃至G240を含むLCDアレイAと、ゲート線G24 1 乃至G 4 8 0 を含む L C D アレイB に分割され、そし 20 てデータ線駆動回路4がLCDアレイAにデータを供給 するために使用され、そしてデータ線駆動回路5がLC DアレイBにデータを供給するために使用される。図3 (B) はLCDアレイの動作のタイミング図である。1 つのフレーム期間は1/2フレーム期間Aと、1/2フ レーム期間Bとに分割されている。第1フレーム期間の 1/2フレーム期間Aの間に、LCDアレイAの240 本のゲート線が逐次的に付勢されてイメージ・データを LCDアレイAの全ての画素ラインに書き込む。第1フ レーム期間の1/2フレーム期間Bの間に、LCDアレ 30 イAの240本のゲート線が逐次的に付勢されて黒色デ 〜タをLCDアレイAの全ての画素ラインに書き込み、 そしてLCDアレイBの240本のゲート線が逐次的に 付勢されてイメージ・データをLCDアレイBの全ての 画素ラインに書き込む。第1フレーム期間にイメージが 書き込まれたLCDアレイBに対する黒色データは、第 2フレーム期間の1/2フレーム期間Aに書き込まれ

【0007】LCDアレイが2つの半部分に分割されているので、上側半分A及び下側半分Bへのイメージ・データ及び黒色データの書き込み動作は、互いに独立的に行われ、そしてゲート・パルスの幅は各画素のキャパシタンスにイメージ・データ又は黒色データを十分に書き込める期間TAに維持され、これによりこの方式は図2の方式の問題点を解決する。しかしながら、この方式は、LCDアレイを2つの半部分に分割することそして2つのデータ線駆動回路4及び5を必要とし、これによりデータ線駆動回路4及び5へのデータの供給が複雑となり、そして製造コストが増大するという新たな問題点を生じる。

[8000]

【課題を解決するための手段】本発明の目的は、LCD アレイを2つの半部分に分けることなくそして2つのデータ線駆動回路を必要とすることなく、先行フレーム期間の表示イメージの残像と現フレーム期間の表示イメージとの重なりに基づいて表示イメージが不鮮明になることを防止して動画の質を改善することができる表示装置を実現することである。

【0009】本発明に従う表示装置は、複数の画素ラインを有する表示面と、複数の画素ラインのそれぞれにイメージを逐次的に書き込む書き込み手段とを有し、書き込み手段は、イメージを少なくとも1つの画素ラインに書き込む期間に、他の画素ラインに黒色を書き込むことを特徴とする。

【0010】他の画素ラインは、少なくとも1つの画素 ラインから予定の距離だけ離されていることを特徴とする

【0011】書き込み手段は、少なくとも1つの画素ラインから予定の距離だけ離されている複数の画素ラインに黒色を書き込むことを特徴とする。

【0012】本発明に従う表示装置は、1方向に沿って配列された複数のデータ線及び1つの方向に交差する他の方向に沿って配列された複数のゲート線を有し、そして複数のデータ線と複数のゲート線との交点のそれぞれに1つの画素が形成されている表示面と、黒色信号部分及びイメージ信号部分を含むデータ信号を複数のデータ線のそれぞれに供給するデータ線駆動回路と、複数のゲート線のそれぞれにゲート・バルスを逐次的に供給するゲート線駆動回路とを有し、このゲート線駆動回路は、データ信号を書き込む書き込み期間に、データ信号の黒色信号部分及びイメージ信号部分の両方をゲートする広いゲート・バルスを少なくとも1つのゲート線に供給すると共に、データ信号の黒色信号部分をゲートする狭いゲート・バルスを他のゲート線に供給することを特徴と

【0013】他のゲート線は、少なくとも1つのゲート線から予定の距離だけ離されていることを特徴とする。 【0014】黒色信号部分は、データ信号の前部に含まれていることを特徴とする。

【0015】ゲート線駆動回路は、少なくとも1つのゲート線から予定の距離だけ離されている複数のゲート線 に狭いゲート・パルスを供給することを特徴とする。

【0016】本発明に従う表示装置は、1方向に沿って配列された複数のデータ根及び1つの方向に交差する他の方向に沿って配列された複数のゲート線を有し、そして複数のデータ線と複数のゲート線との交点のそれぞれに1つの画素が形成されている表示面と、黒色信号部分及びイメージ信号部分を含むデータ信号を複数のデータ線のそれぞれに供給するデータ線駆動回路と、複数のゲート・トルスを逐次的に供給する

ゲート線駆動回路とを有し、このゲート線駆動回路は、 データ信号を書き込む書き込み期間の間に、データ信号 のイメージ信号部分をゲートする第1ゲート・バルスを 少なくとも1つのゲート線に供給すると共に、データ信 号の黒色信号部分をゲートする第2ゲート・パルスを他 のゲート線に供給することを特徴とする。

7

【0017】イメージ信号部分は、データ信号の前部に 含まれているととを特徴とする。

【0018】本発明に従う表示装置は、1方向に沿って 配列された複数のデータ線及び1つの方向に交差する他 10 の方向に沿って配列されたY本のゲート線を有し、こと でYは1以上の整数であり、そして複数のデータ線と複 数のゲート線との交点のそれぞれに1つの画素(画素) が形成されており、そしてY本のゲート線のそれぞれに 沿った複数の画素は1つの画素ラインを形成する表示面 と、黒色信号部分及びイメージ信号部分を含むデータ信 号を複数のデータ線のそれぞれに供給するデータ線駆動 回路と、Y本のゲート線のそれぞれにゲート・パルスを 逐次的に供給するゲート線駆動回路とを有し、このゲー ト線駆動回路は、データ信号を書き込む書き込み期間 に、データ信号の黒色信号部分及びイメージ信号部分の 両方をゲートする広いゲート・パルスを少なくとも1つ のゲート線に供給すると共に、データ信号の黒色信号部 分をゲートする狭いゲート・パルスを上記の少なくとも 1つのゲート線から離された他のゲート線に供給し、ゲ ート線駆動回路は、期間T,乃至T,を含むフレーム期間 にY本のゲート線のそれぞれに広いゲート・パルスを逐 次的に供給し(ととで、Nは1乃至Yである)、1つの フレーム期間と次のフレーム期間とはブランキング期間 により分けられており、そして1つのフレーム期間のう ちの最後の期間T。に黒色が書き込まれた画素ラインに 続く少なくとも 1 つの画素ラインに、ブランキング期間 に黒色信号部分が書き込まれることを特徴とする。

【0019】各画素ラインに供給されるデータ信号の極 性はフレーム期間毎に反転され、ブランキング期間は偶 数個の期間T。ュ乃至T。。を含み(ととで、期間T。ュ乃至 Tueのそれぞれの長さは期間T,乃至Tuのそれぞれの長 さに等しい)、そして先行フレーム期間に供給されたデ ータ信号の極性と反対の極性を与えるようにデータ信号 の極性がブランキング期間に調整されることを特徴とす る.

【0020】各画素ラインに供給されるデータ信号の極 性はフレーム期間毎に反転され、ブランキング期間は奇 数個の期間T・、乃至T・。を含み(ここで、期間T・、乃至 Taoのそれぞれの長さは期間T、乃至Taのそれぞれの長 さに等しい)、そして期間T。、乃至T。。の数に等しい数 の画素ラインに、ブランキング期間の間に黒色信号部分 が書き込まれることを特徴とする。

[0021]

D装置7を示す。LCD装置7は、LCDアレイ即ち表 示面8、データ線駆動回路9、ゲート線駆動回路10及 びクロック発生回路11を含む。例えば、LCDアレイ 8はVGA方式の640×480画素を有し、即ち、6 40個の画素がゲート線に沿って水平方向に配列され、 そして180個の画索が垂直方向に配列されている。も しもカラー・イメージを表示することが要求されるなら は、画素の数は (640×3)×480に増大され、と の場合1つの画素毎に3つのセル、即ち赤色のセル、緑 のセル及び青のセルが形成される。SVGA(スーパー ・ビデオ・グラフィック・アレイ) 方式の800×60 0画素、又はXGA(エクステンディッド・グラフィッ ク・アレイ) 方式の1024×768等の画素を有する LCDアレイを使用することも可能である。しかしなが **ら説明及び図面を簡単にするために、水平方向に24個** の画素を有し、そして垂直方向に20個の画素を有する LCDアレイ即ち表示面を使用して本発明を説明する。 【0022】データ線及びゲート線の交点のそれぞれ に、表示されるべきイメージを表す電荷を貯蔵するため に1つの画素が接続されている。図4 (B) は、1つの 画素の回路を示し、とこで、薄膜トランジスタ(TF T) 12のソース電極はデータ線に接続され、TFT1 2のゲート電極はゲート線に接続され、そしてTFT 1 2のドレイン電極は一方のガラス基板に形成されている 画素電極13に接続される。一方のガラス基板に形成さ れた画素電極13と、他方のガラス基板に掲載された共 通電極15と、画素電極13及び共通電極15の間に挟 まれた液晶層14とは、表示されるべきイメージを表す 電荷を貯蔵するためのキャパシタを形成する。 イメージ ・データが画素に書き込まれるときには、ゲート線に印 加されるゲート・パルスがTFT12をターン・オン し、とれによりデータ線に印加されているイメージ・デ ータを表す電圧がTFT12を介してキャパシタに印加 されて、イメージを表すレベルまでこのキャパシタを充 電する。

【0023】もしも液晶材料にDC電圧が連続的に印加 されると、液晶材料が劣化される。周知のように、この 劣化を防止するために、液晶材料に印加されるデータ信 号の極性は周期的に反転される。本発明の実施例では、 いわゆるH/V反転 (Horizontal/vert ical inversion)が使用される。図5枚 び6を参照してH/V 反転について説明すると、図5 (A) は奇数フレーム期間に24×20個の画素に印加 される、共通電極に対するデータ信号の極性を示し、そ して図5 (B) は偶数フレーム期間に24×20個の両 素に印加される、共通電極に対するデータ信号の極性を 示す。図B(A)は図5(A)のゲート線に沿った奇数 画素ラインのデータ信号及び図5 (B)のゲート線に沿 った偶数画素ラインのデータ信号を示す。図6(B)は 【発明の実施の形態】図4(A)は、本発明に従うLC 50 図5(A)の偶数画素ラインのデータ信号及び図5

(B)の奇数画素ラインのデータ信号を示す。データ信号の極性は、共通電極15に印加される電圧であるVCOM(この例の場合には0V)に対して交互に変化される。一例として、データ線DL1及びDL2とゲート線G1及びG2の交点にある4つの画素に注目すると、水平方向において隣接する画素の極性は互いに反対であり、そして垂直方向において隣接する画素の極性は互いに反対である。又、奇数フレーム期間における4つの画素の極性は、偶数フレーム期間における4つの画素の極性は、偶数フレーム期間における極性と反対である。このようにして、1つの画素の極性は奇数又は偶数10フレーム期間毎に変更され、そして隣接する画素の極性は互いに反対である。

【0024】本発明においては、1つの画素に対するデータ信号は、図6(A)に示すように、(a)残像を消去するために電圧レベル+VB又は-VBに固定されたフル・ブラック・カラー(黒色)を規定する第1部分即ち黒色信号部分16及び(b)ユーザに対して表示されるイメージ、例えば動画を規定する第2部分即ちイメージ信号部分17を含み、そしてイメージ信号部分17の電圧レベル+VI、-VIは、画素のイメージの輝度に20依存して電圧レベル0Vから電圧レベル+VB又は-VBまで変化する。イメージ信号が+VB又は-VBを有するということは、イメージ自体がフル・ブラックであることを表す。図を簡略化するために、電圧レベル+VI又は-VIを有するイメージ信号部分17が示されている。

【0025】図5及び6に示すように、本明細書においては、データ線DL1に接続された第1番目の画素位置に正の極性の信号を有する1つの画素ラインのデータ信号を、"+I又は+B信号"と呼び、そして第1番目の画素位置に負の極性の信号を有する1つの画素ラインのデータ信号を、"-I又は-B信号"と呼ぶ。従って、図5(A)及び(B)に示すように、+I又は+B信号は奇数番目のフレーム期間に高数番目の画素ラインにそして偶数番目のフレーム期間に偶数番目の画素ラインに書き込まれ、そして-I又は-B信号は奇数番目のフレーム期間に偶数番目の回素ラインに表して偶数番目のフレーム期間に偶数番目の画素ラインにそして偶数番目のフレーム期間に偶数番目の画素ラインに表き込まれる。

【0026】本発明の動作を図7、8、9及び10を参照して説明する。図7及び8は、イメージ及び残像消去 40 別のフル・ブラック・カラーをLCDアレイに書き込む 第1実施例のタイミング図を示す。図9はイメージをLCDアレイに書き込むためのゲート・パルスを示す。図10はフル・ブラック・カラーを1つの画素に書き込むためのゲート・パルスを示し、そしてこの1つの画素に 黒色が時間の経過とともに3回書き込まれることを示す。前述のように、説明及び図面を簡略化するために、水平方向に24個の画案及び垂直方向に20個の画案を有するLCDアレイを使用して本発明の動作を説明する。従って、この場合には画案ライン即ちゲート線の数50

Yは20である。

【0027】奇数番目及び偶数番目のフレーム期間に自る書き込み動作が図7及び8に示されている。偶数側の期間Ta1乃至Tax、例えば4つの期間Ta1乃至Tax、を有するブランキング期間が奇数フレーム期間と偶数フレーム期間との間に設けられている。表示装置の表示面にイメージを表示する1フレーム期間Fは、複数のイメージ書き込み期間T1乃至Txを有し、そしてこの場合にはT1乃至Tx。である。以下、イメージ書き込み期間を単に期間という。LCDアレイの全ての画素のキャバシタがリセットされ、そして図7及び8に示す奇数フレーム期間が第1番目のフレーム期間であり、そして偶数フレーム期間が第2番目のフレーム期間であり、そして偶数フレーム期間が第2番目のフレーム期間であるとする。この場合には、図7に示されている先行フレーム期間に対する黒色の書き込み動作は行われない。この動作については後述する。

【0028】本発明の概念について簡略的に説明すると、ユーザに対して表示されるイメージ(以下、単にイメージという)は、図9に示すように、データ信号の思色信号部分16及びイメージ信号部分17の両方をケートすることにより1つのフレーム期間の1つの期間の間に1画素ラインの全ての画素に書き込まれ、そして次のフレーム期間にこの1画素ラインに再びイメージが書き込まれる前に、図10に示すように黒色信号部分16だけをゲートすることにより残像消去用の黒色がこの1画素ラインの全ての画素に書き込まれる。

【0029】とのために、本発明は2種類のゲート・バ ルスGI及びGBを使用する。ゲート・パルスGIは図 9に示され、そしてデータ信号の黒色信号部分16及び イメージ信号部分17の両方をゲートするための広い幅 を有する。図9 (A) において、正のデータ信号18の 黒色信号部分16及びイメージ信号部分17の両方が、 1つの画素のキャパシタに書き込まれ、これによりこの 画素のキャパシタの電位は点線で示すように変化する。 図9 (B) において、負のデータ信号19の黒色信号部 分16及びイメージ信号部分17の両方が、1つの画素 のキャパシタに書き込まれ、とれによりこの画素のキャ パシタの電位は点線で示すように変化する。ゲート・バ ルスGBは図10に示され、そしてデータ信号の黒色信 号部分16だけをゲートするために、ゲート・バルスG 1の幅よりも狭い幅を有する。 黒色信号部分 18 はデー タ信号の前部に配置され、そしてとの後にイメージ信号 部分17が続く。との理由は、イメージの書き込み動作 の間に、フル・ブラック・カラー電圧+VBXは-VB に固定される黒色信号部分16が、キャパシタの電位を 図9の点線に沿って迅速に変動するように助け、これに より、高解像度の表示装置のデータ・パルスの幅が狭く された場合にも所望のイメージ電圧+VI又は-V!が 画素のキャバシタに書き込まれるようにするためであ る。図10(A)において、1つの画案のキャパシタに

対して、連続する3つの正のデータ信号18の黒色信号 部分16を3回に亘って供給するために3つのゲート・ パルスGBが使用される。3つのゲート・パルスGBを 使用する理由は、1つのゲート・パルスGBの期間内 に、画素のキャパシタが、フル・ブラック電圧+VBま で充電されないからである。1つのゲート・パルスGB の期間内に、キャパシタをフル・ブラック・レベルまで 書き込めるようにTFTの特性又はデータ信号の黒色信 号部分16を設計できるならば、1つのゲート・パルス GBだけを使用することができる。しかしながら、高解 10 像度の表示装置の場合には、ゲート・パルスGI及びG Bの期間は解像度の増大に比例して短くなり、従って、 画素のキャパシタを1つのゲート・バルスGBの期間内 にフル・ブラック・レベルまで書き込むことが困難にな る。従って、高解像度の表示装置においては複数回に亘 ってキャパシタをフル・ブラック・レベルにまで書き込 むととが望ましい。本実施例は、3つのゲート・パルス GBを使用する。この場合には、画素のキャパシタの電 位は、点線で示すように+VBに向かって徐々に増大す る。図10(B)においては、1つの画案のキャパシタ 20 に対して、連続する3つの負のデータ信号19の黒色信 号部分16を3回に亘って供給するために3つのゲート ・バルスGBが使用される。との場合には、画素のキャ パシタの電位は、点線で示すように-VBに向かって徐 々に増大する。

11

【0030】クロック・パルス発生回路11から供給されるクロック・パルス(図示せず)の制御のもとに、後述のように、図4のデータ線駆動回路9及びゲート線駆動回路10は、データ線及びゲート線にイメージ信号、即ち+1と+Bとの組み合わせ又は-1と-Bとの組み 30合わせ、そしてゲート・パルス、即ちGI又はGBをそれぞれ供給する。

【0031】(第1番目のフレーム期間の書き込み動作)図7及び8を再び参照すると、データ信号+ I は、図6 (A)に示した+ I 又は+ B信号に対応し、そしてデータ信号- I は、図6 (B)に示した- I 又は- B信号に対応する。図7の第1フレーム期間の期間T、に、広い幅のゲート・バルスG I がゲート線G I に供給され、LC Dアレイの第1画素ラインにデータ信号+ I をゲートし、これによりデータ信号+ I のイメージが表示 40 される。

【0032】第1フレーム期間の期間T, に、広い幅のゲート・パルスGIがゲート線G2に供給され、LCDアレイの第2画素ラインにデータ信号-Iをゲートし、これによりデータ信号-Iのイメージが表示される。【0033】第1フレーム期間の期間T, に、広い幅のゲート・パルスGIがゲート線G3に供給され、LCDアレイの第3画素ラインにデータ信号+1をゲートし、これによりデータ信号+Iのイメージが表示される。以下、この動作が繰り返される。このような動作はゲート

線G10に関連する第10番目の画素ラインまで繰り返される。との時点で、ゲート線G1万至G10に関連する10本の画素ラインにイメージだけが書き込まれている。

【0034】期間T.1に、広いゲート・バルスG1を使用してゲート線G11に関連する画素ラインにイメージャーを書き込み、そしてこれと同時に、狭いゲート・バルスGBを使用してゲート線G1に関連する画素ラインは、とれによりゲート線G11に関連する画素ラインはイメージ+「を表示し、そしてゲート線G1に関連する画素ラインは、図10(A)に示す第1黒色電圧レベル20の黒色+Bを表示する。ゲート線G1に関連する画素ラインにイメージを書き込む動作は期間T.1に行われ、そしてこの画素ラインに黒色を書き込む動作は期間T.1に開始されることが明らかである。

【0035】期間T...に、広いゲート・バルスGIを使用してゲート線G12に関連する画素ラインにイメージーIを書き込み、そしてこれと同時に、狭いゲート・バルスGBを使用してゲート線G2に関連する画素ラインに黒色-Bを書き込む動作が行われ、これによりゲート線G12に関連する画素ラインはイメージーIを表示し、そしてゲート線G2に関連する画素ラインは、図10(B)に示す第1黒色電圧レベル22の黒色-Bを表示する。

【0036】期間T.,に、広いゲート・パルスG1を使用してゲート線G13に関連する画素ラインにイメージ+1を書き込み、そしてこれと同時に、狭いゲート・パルスGBを使用してゲート線G1に関連する画素ラインに黒色+Bを書き込む動作と、狭いゲート・パルスGBを使用してゲート線G3に関連する画素ラインに黒色・Bを書き込む動作とが行われ、これによりゲート線G1 に関連する画素ラインは、図10(A)に示す第2黒色電圧レベル21の黒色+Bを表示し、そしてゲート線G3に関連する画素ラインは、第1黒色電圧レベル20の黒色+Bを表示する。

【0037】期間Tいに、広いゲート・パルスGIを使用してゲート線GI4に関連する画素ラインにイメージー」を書き込み、そしてこれと同時に、狭いゲート・パルスGBを使用してゲート線G2に関連する画素ラインに黒色ーBを書き込む動作と、狭いゲート・パルスGBを使用してゲート線G4に関連する画素ラインに黒色ーBを書き込む動作とが行われ、これによりゲート線G14に関連する画素ラインは、図10(B)に示す第2黒色電圧レベル23の黒色ーBを表示し、そしてゲート線G1に関連する画素ラインは、第1黒色電圧レベル22の黒色ーBを表示する。

【0038】期間Tikに、広いゲート・パルスGlを使

用してゲート線G15に関連する画素ラインにイメージャーを書き込み、そしてこれと同時に、狭いゲート・パルスGBを使用してゲート線G1に関連する画素ラインに黒色+Bを書き込む動作と、狭いゲート・パルスGBを使用してゲート線G3に関連する画素ラインに黒色+Bを書き込む動作と、狭いゲート・パルスGBを使用してゲート線G5に関連する画素ラインに黒色+Bを書き込む動作とが行われ、これによりゲート線G15に関連する画素ラインはイメージ+Iを表示し、そしてゲート線G1に関連する画素ラインは、図10(A)に示す最い。
線G1に関連する画素ラインは、図10(A)に示す最い、終風色電圧レベル+VBの黒色を表示し、そしてゲート線G3に関連する画素ラインは、第2黒色電圧レベル21の黒色+Bを表示し、そしてゲート線G5に関連する画素ラインは、第1黒色電圧レベル20の黒色+Bを表示する。

13

【0039】との期間T、、の時点でLCDアレイの表示面に表示されている内容は次の通りである。

【0040】ゲート線G1に関連する画素ライン: 最終 黒色電圧レベル+VBの黒色+B

ゲート線G2に関連する画素ライン:第2 黒色電圧レベ 20 ル23の黒色-B

ゲート線G3に関連する画素ライン:第2黒色電圧レベル21の黒色+B

ゲート線G4に関連する画素ライン:第1黒色電圧レベル22の黒色-B

ゲート線G5に関連する画素ライン:第1黒色電圧レベル20の黒色+B

偶数ゲート線G6乃至G14に関連する画素ライン: イメージー I

奇数ゲート線G7乃至G15に関連する画素ライン:イ 30 メージ+1

書き込み手段即ち回路9、10及び11は、複数本の画 素ラインのそれぞれにイメージを逐次的に書き込み、そ して書き込み手段は、1つの画素ラインにイメージを書 き込む期間に他の画素ラインに黒色を書き込むことが明 らかである。例えば、期間T_ハに、データ信号+【は、 広いゲート・パルスG1が供給されるゲート線G11に 関連する画素ラインにイメージ+1を書き込むために使 用され、そして又狭いゲート・パルスGBが供給される ゲート線G1に関連する画素ラインに黒色+Bを書き込 40 むために使用され、又、期間T;では、データ信号+! は、広いゲート・パルスG I が供給されるゲート線G 1 3に関連する画素ラインにイメージ+ [を書き込むため に使用され、そして又狭いゲート・パルスGBが供給さ れるゲート線G1及びG3に関連する画素ラインに黒色 + Bを書き込むために使用され、又、期間T,,では、デ ータ信号+ I は、広いゲート・パルスG L が供給される ゲート線G15に関連する画素ラインにイメージ+ 1 を 書き込むために使用され、そして又狭いゲート・バルス GBが供給されるゲート線G1、G3及びG5に関連す 50

る画素ラインに黒色+Bを書き込むために使用される。 【0041】とのようにして、2種類のゲート・パルス GI及びGBが、関連する画素ラインにイメージと黒色 との両方を同時に書き込むために選択的にゲート線に供給される。

【0042】同様な動作が、図7及び8に示す第1番目のフレーム期間の期間T16乃至T26に繰り返される。第1番目のフレーム期間の最後(T26)に、ゲート線G1乃至G6に関連する画素ラインは最終レベル即ち+VB又は-VBの各黒色を表示し、そしてゲート線G7乃至G20に関連する残りの画素ラインは、第2若しくは第1レベルの黒色、又はイメージ+1若しくは「1を表示している。更に具体的に言うと、ゲート線G7及びG8に関連する画素ラインは、第2黒色電圧レベル21又は23の黒色をそれぞれ表示しており、ゲート線G9及びG10に関連する画素ラインは、第1黒色電圧レベル20又は22の黒色をそれぞれ表示しており、そしてゲート線G11乃至G20に関連する画素ラインは、イメージ+1又は-1をそれぞれ表示している。

【0043】ゲート線G7乃至G20に関連する画素ラインのキャパシタを最終黒色電圧レベル、即ち+VB又は-VBにまで充電する書き込み動作は、この第1番目のフレーム期間の後に行われる。この実施例においては図8に示すように、偶数個の期間Tan乃至Tat、例えばTan乃至Tatを含むブランキング期間が、第1フレーム期間と第2フレーム期間との間に設けられている。ブランキング期間に含まれる各期間の長さに等しい。

[0044] (ブランキング期間の動作) この実施例に おいては、期間T。、乃至T。。を含むブランキング期間 に、2つの動作が行われる。1つの動作は、第2番目の フレーム期間に画素に供給されるデータ信号の極性を反 転するように、極性を調整することである。 そしてデー タ信号がデータ線駆動回路9に供給される。極性を反転 する理由は、周知のようにもしも液晶材料にDC電圧か 連続的に印加されると、液晶材料が損傷されるからであ る。この実施例では、データ信号の極性の反転は、期間 Tagに行われ、ととでデータ信号の極性は図8に示すよ うに、期間T。」の間負の極性に維持され、との結果、第 2フレーム期間に画素ラインに供給されるデータ信号の 極性は、第1フレーム期間に画素ラインに供給されるデ ータ信号の極性に比べて反転される。データ信号の極性 の調整は、ブランキング期間の他の期間、例えばT、、 T。、又はT。、に行われることができる。

【0045】他の動作は、ブランキング期間の期間下。 乃至下。のうちの1つの期間に、第1フレーム期間の最 後の期間下。に書き込まれた黒色の極性(-B)と反対 極性(+B)の黒色を、第1フレーム期間の画素ライン G6、G8及びG10にそれぞれ続く画素ラインG7、 G9及びG11に書き込むととである。とのようにし

て、黒色は、奇数フレーム期間の最後の期間T_n即ちT 20に黒色が書き込まれた画素ラインに続く画素ラインの 少なくとも1つに書き込まれる。ブランキング期間のう ちの1つの期間に黒色+Bを書き込む理由は、第2番目 のフレーム期間の最初の期間下」に供給されるデータ信 号の極性(-1)が、第1番目のフレーム期間にゲート 線G20に関連する最後の画案ラインに供給されるデー タ信号の極性(-1)と同じであり、従って、第2フレ ーム期間T,まで、そしてゲート線G7、G9及びG1 1に関連する画素ラインの画素のキャパシタに黒色+V 10 Bを再書き込みできないからである。ブランキング期間 が4つの期間を含む場合には、黒色を書き込むために、 期間Ta,又はTa,の1つを選択できる。本実施例の場合 には、ゲート線G7、G9及びG11に狭いゲート・パ ルスGBを供給してこれらに関連する画素ラインにデー タ信号+ I の黒色信号部分 1 6 を供給するために期間 T 。。が使用される。

15

【0046】(第2フレーム期間の書き込み動作)上述 のように、各画素ラインに供給されるデータ信号の極性 が第2番目のフレーム期間では反転されるという点を除 20 いて、第1番目のフレーム期間と同様な動作が第2番目 のフレーム期間で行われる。図8の第2番目のフレーム 期間の期間子、において、広いゲート・パルスGLがゲ ート線G1に供給されてLCDアレイの第1画素ライン にイメージー【をゲートしてイメージー】を表示し、そ して、狭いゲート・パルスGBがゲート線G8、G10 及びG12に供給されて、これらのゲート線に関連する 画素ラインに黒色-Bをゲートしてこれを表示する。

【0047】同様にして、イメージ及び黒色の書き込み 動作は第2番目のフレーム期間 T.。まで続く。

【0048】期間Tuにおいて、広いゲート・パルスG*

* [を使用してゲート線G11に関連する画素ラインにイ メージ-亅を書き込み、そしてこれと同時に、狭いゲー ト・パルスGBを使用してゲート線G18、G20及び G1に関連する画素ラインに黒色 - Bを書き込む動作が 行われ、とれによりゲート線G11に関連する画素ライ ンはイメージー【を表示し、そしてゲート線G1に関連 する画素ラインは、図10(B)に示す第1黒色電圧レ ベル22の黒色を表示し、そしてゲート線G18に関連 する画素ラインは、最終黒色電圧レベルーVBの黒色--Bを表示し、そしてゲート線G20に関連する画素ライ ンは、第2黒色電圧レベル23の黒色-Bを表示する。 【0048】第2フレーム期間の期間下、、において、1. CDアレイの全ての画素ラインに最終黒色電圧レベル、 即ち+VB又は-VBの黒色を書き込む動作が完了さ れ、とれにより、第1フレーム期間に全ての画素ライン に表示されたイメージが完全に消去される。

【0050】図7に示されている先行フレーム期間に対 する黒色の書き込み動作について説明すると、との書き 込み動作は、図7のフレーム期間が第1フレーム期間以 外の期間、例えば第3、第5又は第7フレーム期間の場 合に、先行フレーム期間に全ての画素ラインに表示され たイメージを消去するために行われる。

【0051】20本のゲート線を使用する例示的な実施 例の、図7及び8に示した、偶数個の期間工い乃至工い を含むブランキング期間により分けられている奇数及び 偶数フレーム期間のある選択された期間Tҝにおいて、 幅の広い1つのゲート・パルスGI及び幅の狭い複数の ゲート・パルスGBが供給されるゲート線は、次式によ り規定される。

[0052]

期間工。	ゲート線	ゲート・パルス
(ケースA):1≦N≦9	N	GI
	N+7	G B
	N+9	GB
	N+11.	ÇB

ケースAは、N=1乃至N=9の場合であり、そして期 間丁,乃至丁,に関連する。例えば、奇数(例えば第3番 目) フレーム期間の期間T,においては、ゲート線G1 に広いゲート・パルスG [が供給され、そしてゲート線※40

※G8、G10及びG12に狭いゲート・パルスGBが供 給される。

[0053]

[0055]

(ケースB): N=10 :(G10) GI GB N+7 :(G17) :(G19) GB N+9 ★【0054】 ケースBは、N=10の場合であり、そして期間Tioに GI :(G11) (ケースC): N=11 N+7 :(G18) GB GB N+9 :(G20) :(G21即ちG1) GB N+10

ケースCは、期間T」に関連する。

関連する。

GI .

17			
(ケースD):N=12	N	:(G12)	GI
	N+7	:(G19)	GB
	N+10	:(G22即ちG2)	G8
ケースDは、期間Tに関連する。	* * [0058]		
(ケースE):N=13	N	:(G13)	GI
	N+7	:(G20)	GB
	N+8	:(G21即ちG1)	GB
	N+10	:(G23即ちG3)	GB

ケースEは、期間T」に関連する。

※ ※ (0057) :(G14)

(ケースF): N=14 N

> :(G22即ちG2) GB N+8 :(G24即ちG4) N+10 GB

ケースFは、期間T.4に関連する。

(ケースG):15≦N≦20

GI Ν GB N+6 GB N+8 N+10

ケースGは、N=15乃至N=20の場合であり、そし て期間下,,乃至丁,。に関連する。期間下,,においては、 ゲート線G 1 5 に広いゲート・パルスG J が供給され、 そしてゲート線G1、G3及びG5に狭いゲート・パル スGBが供給される。

【0058】とのようにして或る1つの期間T』におい て、1つのゲート線に広いゲート・パルスGIが供給さ れて黒色信号部分16及びイメージ信号部分17の両方 をゲートし、これによりイメージがこのゲート線に関連 する1画素ラインに書き込まれ、そして他の選択された ゲート線には黒色信号部分16だけをゲートする狭いゲ ート・パルスGBが供給され、これによりこれらのゲー ト線に関連する画素ラインに黒色が書き込まれる。

【0059】図11及び12はイメージ及び残像消去用 のフル・ブラック・カラーをLCDアレイに書き込む第 2実施例のタイミング図を示す。LCDアレイの全ての 画素のキャパシタがリセットされ、そして図11及び1 2に示す奇数フレーム期間が第1番目のフレーム期間で あり、そして偶数フレーム期間が第2番目のフレーム期 間であるとする。この場合には、図11に示されている 先行フレーム期間に対する黒色の書き込み動作は行われ ない。第2実施例においては、奇数個の期間Tat乃至T ao、例えば5つの期間Ta,乃至Ta,、を有するブランキ ング期間が奇数フレーム期間と偶数フレーム期間との間 に設けられている。

【0060】(第1フレーム期間の書き込み動作)図1 1及び12に示す第1フレーム期間の期間T1乃至T10 の間の動作は図7及び8に示した第1フレーム期間の動 作と同じである。

【0061】(ブランキング期間の書き込み動作)奇数 期間例えば5つの期間丁4,乃至丁4,を有するブランキン **グ期間の間、データ信号の極性は交互に反転され、そし** てデータ線駆動回路9に供給され、そして更にデータ信 50

号+1、-1、+1、-「及び+「を使用して、黒色が ゲート線G7乃至G15に関連する画素ラインに連続的 20 に供給される。即ち、黒色信号部分16は、奇数フレー ム期間の最後の期間T。即ちT。。に黒色が書き込まれた 面素ラインのそれぞれに続く画素ラインに書き込まれ、 そしてブランキング期間に黒色信号部分16は、数4と ブランキング期間の期間Tょ、乃至T。。の数との利に等し い数の画素ラインに書き込まれる。更に具体的にいう と、図9 (A) に示す黒色信号部分16の黒色+Bが期 間Tれにゲート線G7、G9及びG11に関連する画素 ラインに供給され、図9 (B) に示す黒色信号部分16 の黒色-Bが期間Txxにゲート線G8、G10及びGI 2に関連する画素ラインに供給され、黒色+Bが期間T 30 。にゲート線G9、G11及びG13に関連する画素ラ インに供給され、以下との動作が繰り返される。奇数個 の期間を有するプランキング期間を使用することによ り、データ信号の極性は各期間Ti、乃至T。、において反 転され、これによりデータ信号-1が第2フレーム期間 の最初の期間T1に最初の画素ラインに供給される。

【0062】(第2フレーム期間の書き込み動作)上述 のように、各画素ラインに供給されるデータ信号の極性 が第2番目のフレーム期間では反転されるという点を除 いて、第1番目のフレーム期間と同様な動作が第2番目 のフレーム期間で行われる。図12に示す第2フレ…ム 期間の期間T、において、広いゲート・パルスGIがゲ ート線G1に供給されてLCDアレイの第1画素ライン にイメージー」をゲートしてイメージー「を表示し、そ して、狭いゲート・パルスGBがゲート線G12、G1 4及びG16に供給されて、とれらのゲート線に関連す る画素ラインに黒色-Bをゲートしてこれを表示する。 【0063】イメージ及び風色の書き込み動作は第2番 目のフレーム期間Tっまで続く。

【0064】期間Tiにおいて、広いゲート・バルスG

1を使用してゲート線G11に関連する画素ラインにイメーシー」を書き込み、そしてこれと同時に、狭いゲート・バルスGBを使用してゲート線G1に関連する画素ラインに黒色-Bを書き込む動作が行われ、これによりゲート線G11に関連する画素ラインはイメージー1を表示し、そしてゲート線G1に関連する画素ラインは、図10(B)に示す第1黒色電圧レベル22の黒色を表示する。このようにして、イメージ及び黒色の書き込み動作は第2フレーム期間の間繰り返される。1つの画素ラインに対してイメージを書き込む動作と、この画素ラインに対して出色を書き込む動作の開始との間の時間遅延はF/2に等しいことが明らかである。ここで、Fは1フレーム期間の長さである。

19

【0065】奇数期間を含むプランキング期間を使用することにより、黒色は、第1フレーム期間、ブランキング期間及び第2フレーム期間に亘ってゲート線G1乃至G20に関連する画素ラインに連続的に書き込まれ、これにより、イメージの表示開始時刻と黒色の表示開始時刻との間の時間遅延の長さは各回素ライン毎に一定の値下/2に維持される。このことは、全ての画素ラインの20イメージ表示期間がF/2に等しいことを意味し、これによりF/2の期間に亘って表示されるイメージの入射光の積分値で表される人間の目に入るイメージの輝度が全ての画素ラインに対して一定に維持される。

【0066】図11に示されている先行フレーム期間に対する黒色の書き込み動作について説明すると、この書き込み動作は、図11のフレーム期間が第1フレーム期間以外の期間、例えば第3、第5又は第7フレーム期間*

ゲート線 T, ゲート・パルス т, T₄ Т. T, GI G1 C2 G3 G4 G5 G12 G13 G14 G15 G16 GB N+(Y/2)+n-4: G14 G15 G16 G17 G18 GB N+(Y/2)+n-2 : N+(Y/2)+n : G16 G17 G18 G19 G20 GB

奇数フレーム期間の期間T。及びT,の間、次のゲート線が選択される。

[0070]

 ゲート線
 T。 T。 ゲート・バルス

 N : G6 G7 GI

 Ni (Y/2)+n 4 : G17 G18 GB

 N+(Y/2)+n-2 : G19 G20 GB

 N+(Y/2)+n : *G21 *G22

期間下、及び下、の間に選択されるゲート線G21及びG22はLCDアレイに実際に存在しない仮想ゲート線であり、従って期間下。ではゲート線G6、G17及びG19だけが選択され、そして期間下、ではゲート線G7、G18及びG20だけが選択される。仮想ゲート線を記号*で表す。

【0071】奇数フレーム期間の期間T。及びT,の間、 次のゲート線が選択される。

[0072]

*の場合に、先行フレーム期間に全ての画素ラインに表示されたイメージを消去するために行われる。

【0067】第2実施例ではブランキング期間に黒色が 複数画素ラインに連続的に書き込まれるので、奇数及び 偶数フレーム期間のうちのある選択された期間T*にお いて、イメージが書き込まれる画素に関連するゲート線 と、黒色が書き込まれる画素ラインに関連するゲート線 とは次式により規定される。20本のゲート線を使用す るこの実施例では、ゲート線の数Y=20であり、そし て、数Nは、1乃至Y (=20) である。"数"n" は、ブランキング期間に含まれる期間の数である。この 実施例では、n=5である。更に実際のゲート線G175 至G20の後に、n=5に等しい仮想的ゲート線G21 乃至G25があるものとする。即ち、ことで考慮するゲ ート線の数は (Y+n) であり、即ち25本のゲート線 である。そして、ゲート線G(Y+n+1)即ち仮想的 な26番目のゲート線G26は、LCDアレイの表示面 のゲート線G1として扱われる。

[0068]

<u>ゲート線</u>	ゲート・バルス	
N	CI	
N+(Y/2)+n-4	GB	
N+(Y/2)+n-2	· C8	
N+(Y/2)+n	GB	

奇数(例えば、第3フレーム期間)フレーム期間の期間 T,乃至T,の間、次のゲート線が選択される。

[0069]

 グート線
 T。T。 グート・バルス

 N
 : G8 G9 GI

 N+(Y/2)+n-4 : G19 G20 GB

 N+(Y/2)+n-2 : *G21 *G22

 N+(Y/2)+n : *G23 *G24

 期間T。ではゲート線G 8 及びG 1 9 だけが選択され、

40 そして期間T。ではゲート線G9及びG20だけが選択 される。

【0073】奇数フレーム期間の期間T1。の間、次のゲート線が選択される。

[0074]

<u>ゲート線</u> T₁。 <u>ゲート・パルス</u> N : G10 GI N+(Y/2)+n-4: *G21 N+(Y/2)+n 2: *G23 N+(Y/2)+n : *G25

50 期間下、ではゲート線G10だけが選択される。

【0075】奇数フレーム期間の期間T,,及びT,2の間、次のゲート線が選択される。

21

[0076]

<u>ゲート・バル</u>ス ゲート線 T, , T₁₂ GΙ G11 G12 N N+(Y/2)+n-4: *G22 *G23 N+(Y/2)+n-2: *G24 *G25 GB N+(Y/2)+n : G26(G1)G27(G2) 期間T.,ではゲート線G11及びG1だけが選択され、

そして期間T.,ではゲート線G12及びG2だけが選択 10 される。

【0077】奇数フレーム期間の期間T,,及びT,の間、次のゲート線が選択される。

[0078]

ゲート線 T. . ゲート・バルス Т,, **G13 G14** GI Ν *C25 N+(Y/2)+n-4 : *G24 N+(Y/2)+n-2 : G26(G1) G27(G2) GB G29(G4) GB N+(Y/2)+n : G28(G3)期間T」ではゲート線G13、G1及びG3だけが選択 20 され、そして期間T..ではゲート線G14、G2および G4だけが選択される。とのようにして、残りの期間の

ゲート線が選択されることができる。 【0079】図13は図9に示したデータ信号の代わり に使用されうる代替的なデータ信号を示す。図13に示 すデータ信号においては、フル・ブラック・カラーを規 定する黒色信号部分16は2つのサブセクション16A 及び16Bに分割されている。図6、9及び10に示す ように、黒色信号部分16の前継がフル・ブラック・レ ベル+VB又は-VBまで上昇される場合には、との急 30 激に立ち上がる黒色信号部分16が、イメージの書き込 み時に、画素のキャパシタをオーバー・チャージしてし まい、このキャパシタを、所望のイメージ電圧レベルよ りも大きな電圧レベルまで充電してしまうオーバー・シ ュートが生じるととがある。図8、9及び10に示した 黒色信号部分16の絶対値即ち振幅をフル・ブラック電 圧+VB、-VBよりも小さい値に減少することにより このオーバーシュートを防止することも可能である。 し かしながら、黒色信号部分16の振幅の減少に基づい て、残像を十分に消去できなくなり、従ってオーバーシ ュートの防止と残像の消去との両方を達成できなくなる 望ましくない状況が生じることがある。2つのサブ・セ クション16A及び16Bに分けられている図13の黒 色信号部分16は、このような望ましくない状況が生じ た場合に有効であり、オーバーシュートの防止と残像の 消去との両方を達成することができる。更に具体的に説 明すると、サブ・セクション16Aの電圧レベルの絶対 値は、オーバー・シュートを防止するために、サブセク ション16 Bのフル・ブラック電圧レベル+VB又は-VBの絶対値よりも小さな値に選択される。

の代わりに使用されうる代替的なゲート・バルスGIを示す。図14(A)及び(B)に示すゲート・バルスGIは、データ信号18及び24のイメージ信号部分17だけをゲートするようなバルス幅を有する。黒色信号部分16によるバイアス動作の助けを必要とせずに、イメージ信号部分17がゲート・バルスGIの期間内に画素のキャバシタを所望のイメージ電圧レベルにまで十分に充電できる場合にこのようなゲート・バルスGIが使用

【0080】図14は、図9に示すゲート・パルスG!

されることができる。図14(A)及び(B)に示すゲート・バルスGBは、図10の場合のように、データ信号18及び24の黒色信号部分16だけをゲートする。図14(B)においては、イメージ信号部分17は、データ信号24の前部に配置され、そしてこの後に黒色信号部分16が続き、そしてゲート・バルスGBは、黒色

信号部分16をゲートするように整列されている。

【0081】表示装置の例として液晶表示装置を使用して本発明を説明したが、本発明は、複数本のゲート線を同時に付勢することができる例えばプラズマ表示装置、フィールド・エミッション表示装置のような他の表示装置においても使用されることができる。

【0082】図7及び8と図11及び12の書き込み動作では、正の極性の黒色(+B)が同じ正の極性のイメージ(+I)の後に書き込まれ、そして負の極性の黒色(-B)が同じ負の極性のイメージ(-I)の後に書き込まれたが、負の極性の黒色(-B)が反対極性のイメージ(+I)の後に書き込まれ、そして正の極性の黒色(+B)が反対極性のイメージ(-I)の後に書き込まれることができる。この理由は、人間の目は、極性に関係なくイメージ及び黒色を認識するからである。

【0083】説明及び図面を簡略化するために、水平方 向に24個の画素を有しそして垂直方向に20個の画素 を有するLCDアレイについて本発明を説明したが、本 発明の書き込み動作は、VGA方式の640×480個 の画案、SVGA方式の800×600個の画案、又は XGA方式の1024×768個等の画素を有する表示 画面を有する表示装置に対しても適用されることが明ら かである。黒色信号部分16のフル・ブラック・レベル +VB又は-VBの代わりに、先行フレーム期間のイメ --ジを十分に消去することができる任意の電圧レベルを 使用することができる。画素へのイメージの書き込み動 作の開始と、この画素への黒色の書き込み動作の開始と の間の遅延は、図11及び12の場合にはF/2に選択 されたが、この遅延の値は、先行フレーム期間の表示イ メージの残像と現フレーム期間の表示イメージとの重な りに基づいて表示イメージが不鮮明になることを防止で きる任意の値に選択されることができる。

[0084]

【発明の効果】本発明は、LCDアレイを2つの半部分 50 に分けることなくそして2つのデータ線駆動回路を必要 とすることなく、先行フレーム期間の表示イメージの残像と現フレーム期間の表示イメージとの重なりに基づいて表示イメージが不鮮明になることを防止して動画の質を改善することができる表示装置を実現することができる。

23

【図面の簡単な説明】

【図1】従来のLCD装置の概略的な構成及びゲート線 ヘゲート・バルスを逐次的に供給するためのタイミング を示す図である。

【図2】残像の問題を解決するための従来の方式のタイ 10 ミングを示す図である。

【図3】図2の方式の問題点を解決する従来のLCD装 置を示す図である。

【図4】本発明に従うLCD装置7を示す図である。

【図5】奇数及び偶数フレーム期間に印加されるデータ 信号の極性を示す図である。

【図 6 】 画素ラインに印加されるデータ信号を示す図である。

【図7】イメージ及び残像消去用のフル・ブラック・カラーをLCDアレイに書き込む第1実施例のタイミング 20を示す図である。

【図8】図7のタイミングに続くタイミングを示す図である。

【図9】イメージをLCDアレイに書き込むためのデー*

* タ信号及びゲート・パルスを示す図である。

【図10】フル・ブラック・カラーをLCDアレイに書き込むためのデータ信号及びゲート・パルスを示す図である。

【図11】イメージ及び残像消去用のフル・ブラック・カラーをLCDアレイに書き込む第2実施例のタイミングを示す図である。

【図12】図11のタイミングに続くタイミングを示す。図である。

【図13】図9に示したデータ信号の代わりに使用され うる代替的なデータ信号を示す図である。

【図14】図9に示すゲート・パルスGIの代わりに使用されうる代替的なゲート・パルスGIを示す図である

【符号の説明】

7・・・LCD装置、

8···LCDアレイ、

9・・・データ線駆動回路、

10・・・ゲート線駆動回路、

11・・・クロック発生回路、

 $12 \cdot \cdot \cdot TFT$


13・・・画素電極、

14・・・液晶層、


15・・・共通電極


[図1]

ゲータ雑都地戸野




【図2】







[図7]




[図8]




[図9]




[図10]







[図11]



[図12]



【図14】



フロントページの続き

(72)発明者 池▲崎▼ 充

神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内 下ターム(参考) 2H093 NA16 NA80 NC13 NC26 NC28 NC34 NC49 NC90 ND10 ND32 ND43 ND58 NE10 NF28 SC006 AA01 AA11 AC11 AC24 AC28 AF24 AF44 BB16 BC11 FA00 FA23 SC080 AA05 AA10 AA18 BB05 DD01

5C080 AA05 AA10 AA18 BB05 DD01 DD30 EE19 EE29 FF11 CG12 JJ02 JJ03 JJ04